本论文以构建能够应用在电路设计中的ESD仿真模型为目标,在理论分析 和试验数据的基础上,构建了MOSFETESD电路级仿真模型,并用Verilog.A 模拟电路描述语言进行了实现。本文的主要工作和贡献有以下几个方面: 1)分析和比较了MOSFETESD保护器件的测试方法。通过分析和比较发 ...
本文以构建能够应用在电路设计中的ESD仿真模型为目标,在理论分析和试验数据的基础上,构建了MOSFET ESD电路级仿真模型,并用Verilog-A模拟电路描述语言进行了实现. 1.分析和比较了MOSFET ESD保护器件的测试方法.通过分析和比较发现,TLP(Transmission Line Pulsing)测试方法具有测量待测器件的故障机制,精确计算待测器件的...
基于Verilog-A的MOSFETESD仿真模型的构建及应用 姓名:***申请学位级别:硕士 专业:微电子学与固体电子学 指导教师:** 20080101 上海大学硕士学位论文 摘要 随着IC行业的发展,芯片的集成度和工艺水平日益提高,静电放电 (ElectroStatic Discharge,ESD)对集成电路可靠性和安全性的威胁也随之增大。 设计...