针对高速视频图像在跨时钟域数据交互中存在的帧交错及DDR3 SDRAM带宽利用率较低的问题,提出一种新的DDR3 SDRAM访存控制方法,实现多路视频数据快速,高效访存.以Kintex7 FPGA为控制核心,在VIVADO MIG IP核基础上,实现读写位宽比为10:1的异步FIFO,并结合RAM构建读写缓存控制模块,提高DDR3 SDRAM带宽利用率.设计不完全...
数据缓存的主流。DDR3采用时钟双沿工作,有效地提升了存储速率。设计高效的数据访存控制器,克服DOI :10.16652/j.issn.1004⁃373x.2021.20.023引用格式:李金凤,黄纬然,赵雨童,等.基于Kintex⁃7FPGA 的DDR3SDRAM 高速访存控制器优化与实现[J].现代电子技术,2021,44 (20):112⁃116.基于Kintex⁃7...