设计采用流水线结构,流水线结构一般在FFT实现的每一级均采用一个运算单元,前一级算结果直接用于下一级运算而无需等到本级运算全部完成,因此,可提高运算速度。递归结构的运算的时间较长,并行迭代结构对数据存取带宽要求很高,全并行结构资源消耗过大,均不适用。 2.2 并行处理 FFT作为时域和频域转换的基本运算,是数字频...
基于FPGA流水线结构并行FFT的设计与实现.pdf,第 23卷 第 4期 电子设计工程 2015年 2月 V01.23 No.4 ElectronicDesignEngineering Feb.2015 基才FPGA流水线结构并行FFT的设计与实现 王英拮 。杜蓉 (1.北京大学 软件与微 电子学院,北京 100871;2.中科院国家空间中心
根据实时信号处理的需求,提出了一种基于FPGA的512点流水线结构快速傅里叶变换(FFT)的设计方案,采用4个蝶形单元并行处理,在Xilinx公司的Virtex7系列的FPGA上完成设计。处理器将基2算法与基4算法相结合,蝶形运算时把乘法器IP核的旋转因子输入端固定为常数,而中间结果用FIFO缓存。采用硬件描述语言verilog完成设计,并...
根据实时信号处理的需求,提出了一种基于FPGA的512点流水线结构快速傅里叶变换(FFT)的设计方案,采用4个蝶形单元并行处理,在Xilinx公司的Virtex7系列的FPGA上完成设计.处理器将基2算法与基4算法相结合,蝶形运算时把乘法器IP核的旋转因子输入端固定为常数,而中间结果用FIFO缓存.采用硬件描述语言verilog完成设计,并进行...
基于FPGA流水线结构并行FFT的设计与实现 王英喆;杜蓉 【摘要】根据实时信号处理的需求,提出了一种基于FPGA的512点流水线结构快速傅里叶变换(FFT)的设计方案,采用4个蝶形单元并行处理,在Xilinx公司的Virtex7系列的FPGA上完成设计.处理器将基2算法与基4算法相结合,蝶形运算时把乘法器IP核的旋转因子输入端固定为常数...
根据实时信号处理的需求,提出了一种基于FPGA的512点流水线结构快速傅里叶变换(FFT)的设计方案,采用4个蝶形单元并行处理,在Xilinx公司的Virtex7系列的FPGA上完成设计。处理器将基2算法与基4算法相结合,蝶形运算时把乘法器IP核的旋转因子输入端固定为常数,而中间结果用FIFO缓存。采用硬件描述语言verilog完成设计,并...