在CMOS工艺的剖面图中,P衬底上的P+和N阱中的N+分别起什么作用 貌似..是源漏外接时,高掺杂才能形成欧姆接触,所以用+。同时也是为了防止latch-up效应(shan锁),那两个接触高掺杂是衬底和Well的偏置连接点,NMOS是P+接gnd,PMOS是N+接到vdd,还有一个作用貌似是可以收集衬
貌似..是源漏外接时，高掺杂才能形成欧姆接触，所以用+。同时也是为了防止latch-up效应（shan锁），那两个接触高掺杂是衬底和Well的偏置连接点，NMOS是P+接gnd，PMOS是N+接到vdd，还有一个作用貌似是可以收集衬底上的电流，也就是偏置让电路更稳定，避免latchup和衬底偏置效应引起的阈值电压变化，等一...