模电4位十进制加法器实验报告 硬件描述语言实验 题目: 四位全加器 学院数学与计算机学院学科门类xxxxxxxxxx专业xxxxxxxxxx学号姓名x指导教师xxxx 20xx年x月xx日 1、实验目的:练习VHDL语言设计工程的建立与仿真的步骤和方法、熟悉VHDL语言行为描述的编写方法。 2、实验环境:PC个人计算机、WindowsXP操作系统、QuartusII集成...
(1)将两个多位十进制数相加。要求被加数、加数均以ASCII码形式各自按高位高地址的规律分别顺序存放在以DATAl和DATA2为首的5个内存单元中(低位在前),结果送回结果变量DATA3处,并屏幕显示结果。 (2)在以上程序基础上,设计一个多位十进制数加法器,键盘输入十进制加数和被加数,将输入和输出结果以竖式形式显示在屏幕...
实验报告 课程名称: EDA技术与FPGA应用设计 课设题目: 2位十进制计数器 实验地点: 信息学院楼CPLD实验室 专业班级: 学号: 学生姓名: 指导教师: 张文爱 2016 年 4 月 1 日实验二 2位十进制计数器1、 实验目的 1熟悉ispDesignEXPERT System、QuartusII的原理图设计流程的全过程。 2学习简单时序电路的设计方法...
1、用74LS74 D触发器构成4位二进制异步加法计数器。 实验步骤-连接电路后,按单次脉冲源,观察输出端状态变化。 4位二进制异步加法计数器状态表: 将图电路中的低位触发器的Q端与高一位的CP端相连接,构成减法计数器,按实验内容2)、3)进行实验,观察并列表记录Q3～Q0的状态。(选做) 2. CC40192或74LS192构成...
模电4位十进制加法器实验报告 硬件描述语言实验 题目: 四位全加器 学院数学与计算机学院学科门类xxxxxxxxxx专业xxxxxxxxxx学号姓名x指导教师xxxx 20xx年x月xx日 1、实验目的:练习VHDL语言设计工程的建立与仿真的步骤和方法、熟悉VHDL语言行为描述的编写方法。 2、实验环境:PC个人计算机、WindowsXP操作系统、QuartusII集成...
太原理工大学EDA实验报告-2位十进制加法器 实验报告 课程名称：EDA技术与FPGA应用设计课设题目：2位十进制计数器 实验地点：信息学院楼CPLD实验室专业班级：学号：学生姓名：指导教师：张文爱 2016年4月1日