再到流程下游的电气签核技术（包括 Tempus 时序签核解决方案的静态时序分析功能、面向电源及 IR 压降签核的 Voltus IC 定制化电源完整性解决方案）和 Pegasus 验证系统，Cadence 对由设计实现和签核技术组成的数字全流程进行了全面的重新开发，以应对先进节点设计带来的挑战。
再到流程下游的电气签核技术(包括 Tempus 时序签核解决方案的静态时序分析功能、面向电源及 IR 压降签核的 Voltus IC 定制化电源完整性解决方案)和 Pegasus 验证系统,Cadence 对由设计实现和签核技术组成的数字全流程进行了全面的重新开发,以应对先进节点设计带来的挑战。
大力发展不依赖先进工艺的芯片设计技术。伴随着外部先进加工资源对我国芯片设计企业关闭，中国芯片设计企业所能使用的制造技术不再像之前那样丰富。之前，中国芯片设计业一直处在追赶的道路上，依靠工艺技术的进步和EDA工具的进步就可以获得较好的发展。现在的情况变了，需要我们在技术创新上更为关注不依赖先进工艺的设计技...
你将会负责复杂的单板、海量的产品、精密的部件、封装模组的先进工艺创新、研究、设计及应用。 希望你能与我们携手发挥聪明才智,直面工艺研发领域世界级的挑战和难题,创新和应用世界前沿的先进工艺技术,提出完美的工程工艺解决方案,推出一个个世界第一的华为产品。
1. 芯片设计和制造模式变革 现代芯片设计趋向于简化，主要采用用于人工智能和机器学习的高度复制的乘法累加处理元件阵列。相较于将不同组件集成到单个芯片上，这种方式更简单，需要根据不同热度、噪声和各种用例来特性化。2. 先进封装的应用 现在主流是采用先进封装技术，将在不同工艺节点开发的芯片或小芯片捆绑在一起...
Achronix的初始芯片投资了1.5亿美元,然后又获得了1亿美元的融资,很大一部分是先发制人的费用。在芯片领域,目前的情况是先发的公司需要付出更高的成本。数百名设计师、许可证、一套全新的掩模组、先进的工艺,成本就会上升,但使用较旧的节点,那么现在这些成本就会低得多。
在先进工艺设计中,两个分析工具之间的反复切换看似没有什么问题,但实际上,由于两者是分别进行计算和修复,常常会导致出现“按下葫芦起了瓢”的现象,很难同时兼顾时序和供电问题,导致反复修改,浪费时间。 双引擎找到电压降的最优路径 于是,在 2019 年 11 月,Cadence 发布了 Tempus 电源完整性解决方案,这是业界率先...
之前，中国芯片设计业一直处在追赶的道路上，依靠工艺技术的进步和EDA工具的进步就可以获得较好的发展。现在的情况变了，需要我们在技术创新上更为关注不依赖先进工艺的设计技术。有两条技术路径值得大家探索，一是架构的创新。有识之士早就预见到“当前是计算机架构创新的黄金年代”；二是微系统集成。从封装技术演进...
在先进工艺设计中,两个分析工具之间的反复切换看似没有什么问题,但实际上,由于两者是分别进行计算和修复,常常会导致出现“按下葫芦起了瓢”的现象,很难同时兼顾时序和供电问题,导致反复修改,浪费时间。 双引擎找到电压降的最优路径 于是,在2019年11月,Cadence发布了Tempus电源完整性解决方案,这是业界率先推出的静态...
在先进工艺设计中,两个分析工具之间的反复切换看似没有什么问题,但实际上,由于两者是分别进行计算和修复,常常会导致出现“按下葫芦起了瓢”的现象,很难同时兼顾时序和供电问题,导致反复修改,浪费时间。 双引擎找到电压降的最优路径 于是,在 2019 年 11 月,Cadence 发布了 Tempus 电源完整性解决方案,这是业界率先...