使用Verilog设计一个具有同步置1,异步清零的D触发器。相关知识点: 试题来源: 解析 module dff ( input wire clk , d , rst_n , load , output reg q ); always @( posedge clk or negedge rst_n ) begin if ( rst_n == 1'b0 ) q