通过合理的使用FPGA内部的锁相环,本文在不改动原有逻辑设计和代码的情况下,巧妙地解决了高速DSP扩展总线XBUS与FIFO的接口问题。为系统和逻辑设计解决了可能遇到的几个难点,为进一步的研究和开发提供了一种解决问题的新方法和思路。
[答:ARobin]1、MAXII是我们最新的CPLD器件,MAXPLUSII是Altera早期的PLD开发软件,目前已经逐步被QuartusII软件取代。。2、MAXII的逻辑资源相当大,可以用于相对较小的FPGA设计。3、请访问www.altera.com[2004-3-30 10:51:35] [问:gudupwf]能否用QUARTUS II 3.0来针对MAX II CPLD器件进行设计?