试用输出低电平有效的3线—8线译码器和逻辑门设计一组合电路。该电路输入X,输出F均为三位二进制数。二者之间的关系如下:(1) 2≤X ≤5时 , F=X+
试用一片输出低电平有效的 3线—8线译码器 74LS138设计一个判定电路。只有在主裁判同意的前提下, 三名副裁判中多数同意, 比赛成绩才被承认,否则比赛成绩不予承认。
试用一片3/8线译码器(如图)和最少的门设计一个奇偶校验器,要求当三个变量中有偶数个1时,输出为1,否则为0。已知译码器输出为低电平有效。74LS138功能表及引脚图 相关知识点: 试题来源: 解析 解:(1)答案要点:设输入为:A,B,C,输出为Y,列真值表或卡诺图(5分); (2)则Y= 令A2=A,A1=B,A=C, 即可...
74LS138是3线—8线译码器,译码为输出低电平有效,若输入为A2A1A0=110时,输出应为()。 答案:10111111 手机看题 你可能感兴趣的试题 填空题 典型的TTL与非门电路使用的电路为电源电压为()V,其输出高电平为()V,输出低电平为()V,CMOS电路的电源电压为()V。 答案:5;3.6;0.35;3—18 手机看题 填空题 TTL集成...
不用画真值表,要不然反而走了弯路.三位二进制输入代码译码后为0-8,其中能被5整除的只有0和5.当没有代码输入时,74LS138的8个输出端都呈现高电平.你可以把74LS138输出端的0、5脚接到一个2输入与非门,74LS138输出的其它引脚悬空,与非门输出端的电平就可以达到你的要求了.希望这能帮到你!
四、(10分)试用图8所示输出低电平有效的3线-8线译码器和逻辑门设计一组合电路。该电路输入X,输出F均为三位二进制数。二者之间关系如下:2≤X≤5时 F=X+2X5
TTL集成电路74LS138是3/8线译码器,译码器为输出低电平有效,若输入为A2A1A0=101时,输出Y7-Y0为()。A.00100000B.11011111C.11110111D.00000100
TTL集成电路74LS138是3/8线译码器,译码器为输出低电平有效,若输入为时,输出:为()。 A.00100000 B.11011111 C.11110111 D.00000100 点击查看答案手机看题 你可能感兴趣的试题 单项选择题 半加器和的输出端与输入端的逻辑关系是() A.与非 B.或非 C.与或非 D.异或 点击查看答案手机看题 单项选择题 L=AB...
集成3-8译码器74LS138逻辑图如图3.10所示,要求用此3-8译码器和适当的逻辑门(规定与非门)设计一个全减器;设Ai为被减数,Bi为减数,低位向该位的借位为小差为Di向高位借位为Ji+1. (1)列出全减器真值表;(2)写出函数逻辑表达式;(3)画出实现逻辑电路图. ...
试用输出低电平有效的 3线— 8线译码器和逻辑门设计一组合电路。该电路输入 X,输出 F 均为三位二进制数。二者之间的关系如下:(1) 2 ≤ X ≤ 5时, F=X+2