初学verilog,写的一个两位二进制全加器,实在改不对了,请各位大佬帮忙呀 是小雪鸭崔筱筱121 富有名气 8 一个v文件里只有一个module 矮珍珠 赫赫有名 13 同二楼,良好的代码习惯然后,module和endmodule是一组,必须成对出现 矮珍珠 赫赫有名 13 大括号是拼接运算符,你先把c语言忘一下登录...