应聘岗位: 华为 逻辑(FPGA) 面试前准备: 数字电路基础部分、FPGA常见面试问题(同步、异步、亚稳态、跨时钟域、FPGA内部逻辑、时序约束等等常见问题)、熟悉个人向项目(一定得非常细致的复习!),我是提前一个月就开始准备。(本人双非渣硕) 笔试(八月底):_牛客网_
@嘎嘣脆想要offer: 华为硬件逻辑(实习)面经 #华为信息集散地#最近刚上岸,给大家分享下面经!希望uu们也早日oc!车bu 211硕 雷达背景--- 入职后更新 ---入职后得知,一二面面试官居然分别是我的PL和LM与PL吃饭聊天的时候还得知,PL也是和我相似背景出来的,难怪对简历项目仿佛了如指掌-—...
华为对于新人的培养模式还是很好的,实习生和新员工一起培养,有完善的培养体系,上来第一个月要做什么,之后每个月做什么都写的明明白白。 举个例子,跟我一起的有个新员工(正式员工)之前一点没接触过FPGA,经过一个月的新员工培养,现在强的很。 一般一个实习生有一个思想导师、一个项目导师、一个直接主管还有一个...
华为-硬件工程师 逻辑岗位(FPGA)面经(二面) 二面时间较长,主要问了学习成绩、成绩为什么没有更好(因为被自己蠢死了,填了前百分之50,实际前30%左右,但是填简历是没有这个范围选择,面试的时候答的也不是特别好),然后针对SDRAM控制器这个项目问了非常多的问题主要有:SDRAM为什么要刷新?数据位宽?最大工作频率?画...
项目简介 开始画框图细讲项目 我是准备好了框图直接共享屏幕 穿插项目问了跨时钟域处理 时序分析 做了哪些约束 为什么要做约束 rgmii和PHY的时序说一下 4b/5b编码怎么做的逻辑 crc校验用的是哪种 cdr的逻辑说一下 时钟频率怎么确定的 有没有遇到什么问题怎么解决的 用过哪些仿真工具 后仿做的多不多 ...
四面一直等到下午两点才进去跟面试官握手问好后第一个问题问我既然选逻辑工程师说一下对逻辑设计的理解我举了我看过的verilog高级数字设计一书说了一下verilog的设计方法和意义说逻辑在走向软硬件的融合用词不是很多答的很快 10年华为逻辑开发面经 历经煎熬,下午跟华为签了约,整个面试历经三天。经验如下: 耐心和决心...
对于这种高(lan)新(ren)科(fu)技(yin)的新东西,作为一个六年的理财up自然是闻风而动。新年第一天的交易日。我灵机一动:DeepSeek不是据说很牛逼吗。那能不能用来判断短期内股票的涨跌概率呢?假如涨的概率很高,我就买入。那我岂不是立于不败之地,从此迎娶白富美,实现财富自由,走上人生巅峰。想着想着我就...
专业二面: 面试时间 45min 这个专业二面确实会有一点点的奇怪,但于情于理还是可以理解的。我在一开始的自我介绍中提到自己曾接触过单片机,面试官便直接提问单片机最小实现单元是什么(懵)。我只是接触过但是并没有深入研究过,实事求是说自己在这方面只是小白,只是稍稍
题解| 判断身材状态 #include <iostream> using namespace std; #define CHECK_CONDITION(bmi) \ if ( bmi>24.9) { \ cout << "偏胖" << endl; \ } else if (bmi > 20.9 ) { \ cout << "适中" << endl; \ ... 01-28 01:44 ...
@人傻不能复生yi: 华为FPGA逻辑工程师面经 面试一共就两面,一轮技术面,二轮综合面。从进去到第一轮面试等了大概半个多小时。进入第一轮面试,一上来简单要我做个自我介绍,我就balabala说了一会。OK,那就给你做个题吧,检测一个同步信号之类的,但要在计数器记满5之后,一看到就有点慌了,一顿狂写。自己都感...