Zynq芯片中,PS(ProcessorSystem)和PL(Programmable Logic)之间提供了一共9个双向读写的通信端口,他们分别是: M_GP0 &M_GP1 S_GP0 &S_GP1 S_AXI_HP0-3 S_AXI_ACP 这些端口的特性和适合的使用场景都不太一样,其中M_GP适合CPU和FPGA之间少量的数据通信,S_HP用来进行大批量的数据交互,S_GP很少用到,S_...
其实,PS和PL部分的通信,从ZYNQ-7000的芯片结构图上面都可以找到: 我们看上面这个图,其实横跨PS与PL两部分的都属于PS与PL的通信,只是有的带宽大,有的小。图中我用红颜色的框框出来了10个地方,这也是PS与PL的几乎所有的通信接口,还有一两个图上没有体现出来,后面会说明。下面我们分组介绍一下。 方式一:总线级别...
wr_buff[0] = (u8) init_vector[i]; XGpioPs_WritePin(&Gpio, dc, 0); // 设置DC为命令 XSpiPs_SetSlaveSelect(&SpiInstance_EMIO, 0x01); //选择从机 XSpiPs_PolledTransfer(&SpiInstance_EMIO, wr_buff, NULL, 1); //写控制字 XGpioPs_WritePin(&Gpio, dc, 1); // 设置DC为数据 } 下期...