严格来说，AXI协议是一个点对点的主从接口协议。当多个外设需要相互通信时，我们需要引入一个AXI Interconnect模块，负责将一个或多个AXI主设备连接到一个或多个AXI从设备。AXI Interconnect IP核最多支持16个主设备和16个从设备。若需要更多接口，可以设计中添加多个IP核。在ZYNQ平台上，AXI接口共有三种类型，总数为九
如图所示,AXI协议提供单一的接口定义,能用在下述三种接口之间:master/interconnect、slave/interconnect、master/slave。此外,它可以使用以下几种典型的系统拓扑架构:(1)共享地址与数据总线;(2)共享地址总线,多数据总线;(3)multilayer多层,多地址总线,多数据总线。 一般情况下,我们对数据位宽要求比较高,而对地址总线的...
需要加入一个 AXI Interconnect 模块,也就是 AXI 互联矩阵,作用是提供将一个或多个 AXI 主设 备连接到一个或多个 AXI 从设备的一种交换机制(有点类似于交换机里面的交换矩阵)。 这个AXI Interconnect IP 核最多可以支持 16 个主设备、16 个从设备,如果需要更多的接 口,可以多加入几个 IP 核。 多个AXI模...
本次实验使用的平台是VIVADO2019.1。 1. 首先创建一个工程,名称和路径自己决定。 2.然后按照图中所示,点击新建和打包一个新IP核。 3.点击NEXT 4.选择一个带AXI4接口的IP核,然后点击NEXT 5.记得修改名称,不然后边不好修改,路径可以直接放在工程根目录下 6.名称我们进行修改,然后选用FULL接口的AXI,选择IP...
1) PL侧的引脚需要1个AXI设备来控制,因此需要我们创建1个AXI IP,因为我们要通过PS来控制PL,所以这个AXI设备必须是AXI slave设备,与之对应,PS侧应包含1个AXI master接口,即是说我们首先要创建1个AXI slave IP。 2)这个AXI slave设备最终是要连接至PS的AXI master接口,其实是通过AXI Interconnect设备将两者连接在...
1) PL侧的引脚需要1个AXI设备来控制,因此需要我们创建1个AXI IP,因为我们要通过PS来控制PL,所以这个AXI设备必须是AXI slave设备,与之对应,PS侧应包含1个AXI master接口,即是说我们首先要创建1个AXI slave IP。 2)这个AXI slave设备最终是要连接至PS的AXI master接口,其实是通过AXI Interconnect设备将两者连接在...
此处默认值即 Vitis 中使用的默认时钟: 设置clk_out3 的索引: 启用接口: 可采用块设计中可用的任意接口,例如,Zynq UltraScale 器件上的接口或 AXI Interconnect 上的接口。 在此例中,我只添加 Zynq UltraScale 器件上的接口。 启用中断: set_property PFM.IRQ {intr {id 0 range 31}} [get_bd_cells /a...
关于AXI Interconnect模块: AXI协议可以描述为主/从设备之间的点对点传输,可以有多个主机,也可以有多个从机,这是进行数据交互时,需要一个管理中心确保信号发到对应的设备,AXI Interconnect模块就是这样一个管理中心,也叫做AXI互联矩阵。它类似于一个交换机,保证每个外设独享带宽,完成数据传输。Xilinx公司为我们提供了AXI...
1. AXI interconnect 2. Processor System Reset 3. 自动完成了外设IP的AXI-Lite端口与ZYNQ7 Processing System的连接,默认接法是ZYNQ的FCLK_CLK0作为外设AXI时钟,Processor System Reset产生外设复位信号连接到所有外设的复位端口。 4. 将AXI GPIO的引脚引出。
若有interrupt,PS中一般只会出现一个interrupt port,若要使用多个,建议添加Concat IP。 PS上AXI为32bits位宽,User IP中是64bits位宽,这里需要AXI转AXI,添加一个AXI interconnect IP,或它自己也会帮忙instance一个interconnect IP。有AXI的IP地址会默认分配到0x40000000。 再添加User IP,点击Run connection Automation。