以3-8译码器74LS138为例。如果在一块电路板上使用3片此元件,承担不同的任务;设计者可能在电路板上分别为它们标注3个名称,如IC1、IC2、IC3。在此,74LS138即模块元件名<模块元件名>,它具有唯一性。如果它是用Veriolg描述的模块,则它就是模块名,也即元件名;而在具体电路上它被调用后放在不同的位置或担任不同...
8.1编码器8.2译码器8.3数据选择器和数据分配器8.4数据比较器8.5奇偶产生/校验器 第8章常用组合逻辑电路设计 2 8.1编码器 用文字、数字或符号代表特定对象的过程称为编码。电路中的编码就是在一系列事物中将其中的每一个事物用一组二进制代码来表示。编码器就是实现这种功能的电路，图8.1是编码器的逻辑...
百度试题 题目在下列符号组中,()不能作为Verilog HDL的标识符。 A. CT7418 B. 74LS138 C. _74138 D. CT74138_ 相关知识点: 试题来源: 解析 B.74LS138 反馈 收藏
图2.3 74LS148 8-3线编码器的内部结构 2.1.2 译码器 在数字电路中,译码器用于将二进制代码翻译为特定的对象(如逻辑电平等),功能与编码器相反,如3-8译码器、七段码译码器。 图2.4 74LS138 3-8译码器的符号描述 1.3-8译码器的实现原理 本部分将介绍74LS138 3-8译码器的实现原理。图2.4给出了74LS138...
试用Verilog HDL建立模型。; 分别用74LS138、74LS153、74LS151实现下列逻辑函数。;;用8选1的74LS151实现,比较容易。函数的3个变量顺序连接到数据选择器的控制变量输入端,函数包含最小项对应的数据端接1,其他接0,即可。;《数字逻辑基础与Verilog硬件描述语言》 ——贾熹滨 王秀娟 魏坚华 清华大学出版社 2012.08.;...
解:函数F会产生险象,产生条件为A=B=1, 消除险象后的表达式为 A B C 1 20(1)、试用74LS138(3线—8线译码器)和与非门实现 A B C “1” A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 S1 S2 S3 F (2)F=Σm(0,3,8,9,10,11)+Σd (1,2,5,14,15) 10 11 01 00 10 11 01 00 CD AB ...
图2.3 74LS148 8-3线编码器的内部结构 2.1.2 译码器 在数字电路中,译码器用于将二进制代码翻译为特定的对象(如逻辑电平等),功能与编码器相反,如3-8译码器、七段码译码器。 图2.4 74LS138 3-8译码器的符号描述 1.3-8译码器的实现原理 本部分将介绍74LS138 3-8译码器的实现原理。图2.4给出了74LS138...