它常用于描述三态门(Tri-state gate)的输出,当三态门处于高阻态时,它既不输出高电平也不输出低电平,相当于电路断开。在硬件设计中,高阻态通常用于数据总线的多路复用,以确保在同一时间只有一个设备能够驱动总线。 2. 阐述在Verilog中为何需要使用高阻态赋值 在Verilog中使用高阻态赋值主要有以下几个原因: 数据总...
百度贴吧 聊兴趣,上贴吧 立即打开 打开百度贴吧 继续访问 百度贴吧 聊兴趣 上贴吧 打开 chrome浏览器 继续 综合 贴 吧 人 直播 verilog吧 赵奕睿s 求老哥帮帮忙,中间变量一直是高阻态 分享1赞 暂无更多内容