有符号数的计算在Verilog中是一个很重要的问题(也很容易会被忽视),在使用 Verilog 语言编写 FIR滤波器时,需要涉及到有符号数的加法和乘法,在之前的程序中我把所有的输入输出和中间信号都定义成有符号数,这样在计算时没有出现问题(实际在之前的程序中遇到了问题,最后滤波结果不对,博客的程序是已经改正过的),下面...