2 Vcm-based开关切换 图3是Vcm-based的CDAC 架构图,由两组电容阵列组成与单调 DAC 阵列不一样的是,通过引入Vcm使得该架构能将冗余电容也加入再分配过程。对于N位Vcm-based的CDAC差分架构来说,单边需要的电容数目为2^{N-1}. 图3 Vcm-based CDAC架构 图4为3位Vcm-based的 DAC 架构切换过程。在采样时,下极...
采样结束后首先随机切换辅助校正DAC电容阵列最高位电容C C1 ,由于ADC为双端电容阵列,比较器的两个输入端分别连接了DAC电容阵列,因此P端往上切,N端往下切,即P端连接的DAC电容阵列的最高位电容下极板从共模电压切换到更高的电源电压,N端连接的DAC电容阵列的最高位电容下极板从共模电压切换到更低的地电压。因此切...
SAR ADC基本的模块包括差分电容DAC、比较器和SAR逻辑。其中电容阵列的功耗是决定SAR ADC整体功耗的最主要因素。近几年,国内外研究人员提出了节能电容开关时序、单调电容开关时序和Vcm-based电容开关时序等多种高效的电容开关方案,显著地减小了电容阵列的开关功耗。 其中,对于Vcm-based电容开关时序,由于其单位电容数量少,...
%↑↑↑ D_record gets all sample points' quantitize digital code DACWeight = CapWeight(1:Resol)';%注意转置 Dout = D_record*DACWeight; Dout = Dout/2^(Resol)*2*VFS-VFS; elapsed_time = toc; % 记录结束时间并计算经过的时间 disp(['Elapsed time: ' num2str(elapsed_time) ' seconds']);...
针对无线传感网络中低功耗无线传感器的应用,设计了一种采样速率为16MSPS,精度10bit的全差分超低功耗逐次逼近型模数转换器(SAR ADC).提出一种基于Vcm-Based参考电压的开关切换逻辑,减少DAC模块参考电压开关切换的功耗.同时,DAC电容阵列模块采用分段式结构,单位电容采用优化的MOM电容,有效提高ADC的匹配性和精度;此外采用了...
A 12-bit 40-kS/s VCM-based switching C-C successive approximation register (SAR) analog-to-digital converter (ADC) is presented. The proposed SAR ADC exploits VCM-based switching method with a C-C segmented digital-to-analog converter (DAC) to reduce the size of the converter. Capacitive ...
答案对人有帮助，有参考价值0 我算出来的Vx=VIP-1/2VCM+1/2VREF，Vy=VIN-1/2VCM 这里是默认VREF...
图中分裂式SAR ADC包括两个ADC子模块,每个ADC模块中DAC电容阵列采用非二进制编码电容阵列,两个ADC分别对同一输入信号进行采样和量化,它们的失配情况互不相同。 假设分别的实际权重为 ω iA 和ω iB ,则输入信号可分别表示为: 因为两个ADC是对同一个模拟输入信号进行采样和量化,在不断迭代权重更新后,量化码字D ...
DACWeight = CapWeight(1:Resol)';%注意转置 Dout = D_record*DACWeight; Dout = Dout/2^(Resol)*2*VFS-VFS; elapsed_time = toc; % 记录结束时间并计算经过的时间 disp(['Elapsed time: ' num2str(elapsed_time) ' seconds']); %%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%...