在芯智讯看来，目前RISC-V进入服务器CPU市场的竞争对手主要还是Arm服务器CPU，毕竟其理论上RISC-V CPU可以拥有相比Arm CPU更低的成本、更高的定制化和可扩展性。对于下一代高性能RISC-V处理器来说，研究人员认为，提供RVV v1.0将非常有用，因为这将提供使用用于编译矢量化代码的主线GCC和Clang。此外，提供FP64矢...
向量扩展在基本标量RISC-V ISA 的基础上增加了 32 个向量寄存器和 7 个非特权 CSR(vstart、vxsat、vxrm、vcsr、vtype、vl、vlenb)。 3.1. Vector Registers 向量扩展为基本标量RISC-V ISA 增加了 32 个架构向量寄存器(v0-v31)。每个矢量寄存器都有固定的 VLEN 位状态。 3.2. Vector Context Status in m...
RISC-V扩展指令集是朝着DSA架构发展的重要一步。由于其模块化特点,只要用户在特定应用场景中会经常使用到某种特殊的程序,并且这种程序又有抽象的RISC-V指令集的对应,那么用户就可以选择实现这种对应的扩展指令集,并将这些扩展指令集添加到自己的编译器中来实现特定应用场景的加速。 RISC-V扩展指令集可以有选择的添加...
芯来科技也是国内较早参与RISC-V CPU IP核研发的创业公司，基于RISC-V架构已经开发包括N、NX、UX三个系列的CPU IP产品及相关软硬件解决方案，包括32位和64位架构，覆盖从低功耗到高性能的各种应用需求。其中，目前性能最出色的UX900多核系列已经可以对标ARM Cortex A53、A55等内核的性能，在AloT边缘计算、数据中心...
void vadd（int v1 []，int v2 []，int n，int v3 []）{ int i = 0; while（i <n）{ u = Vec3（v1 [i]，v1 [i + 1]，v1 [i + 3]）; v = Vec3（v2 [i]，v2 [i + 1]，v2 [i + 3]）; w = vadd3（u，v）; //efficient vector operation v3 [i...
在2021年谷歌编程之夏(Google Summer of Code, GSoC)中,笔者使用RISC-V 向量扩展的Intrinsic函数优化了OpenCV DNN模块中多个函数,提高了OpenCV在RISC-V平台上的深度学习推理性能。 本文将简要介绍OpenCV DNN模块的架构和现有的RISC-V平台优化实现方式,之后给出使用Intrinsic函数优化DNN函数的思路,并举例说明实现方法。
在硬件开发和工具链建设上，基于“无剑600”芯片设计平台，Imagination和玄铁实现了高性能异构算力架构，产出一批高性能芯片；Arteris与玄铁合作保证Arteris Ncore和FlexNoC片上网络互联IP及SoC自动化集成技术与玄铁RISC-V系列产品的互操作性；EDA厂商基于玄铁处理器开发出RISC-V仿真、调试、验证等系列工具，大幅缩短产品...
现有的面向RISC-V向量扩展平台的优化主要是基于Universal Intrinsics的循环向量化。 OpenCV 中的 Universal Intrinsics Universal Intrinsics[2]也称统一向量指令,是OpenCV 4 版本中提供的硬件加速层,它抽象了不同指令集的向量指令。使用Universal Intrinsics编写加速算法可以做到一份实现代码在各个硬件平台上都获得向量加速的特...
倪光南院士预测，未来世界三大主流CPU生态将是：1）服务器/桌面的Wintel联盟；2）移动终端的安卓Arm生态；3）智能物联IoT的RV++（1套RISC-V指令集架构+1套基础软件+N种定制化芯片）。其中，AIoT生态会出现数万种定制化需求，而RISC-V最有优势。他认为RISC-V自定义扩展指令是实现特定领域架构（DSA）的有效途径，随着...
在去年8月,何虎团队发布了首款基于RISC-V向量扩展(RVV)的GPGPU“Ventus(承影)”,也是国内首个开源GPGPU,通过RVV+OpenCL编程框架+Tensor Core张量计算单元,为国内学术界和工业界提供技术路线评估和平台搭建基础的参考,在后续协同企业开发国产全自主GPU商用产品路上迈出关键一步。