简化单周期riscv处理器的实现 凭着感觉懵懵懂懂地居然真的独自完成了一个简化的riscv指令集处理器,虽说逻辑其实比较简单,但是由于实在没有系统学习过verilog,仿真的时候出现了好多bug,许多问题到最后虽然成功解决了,但还是没能搞清楚背后的原理,直到最后真的仿真通过
首先明确我们要做的是什么,这个在标题里面已经说明了,我们要做的是一个单周期RISC-V处理器。 但光是个短语不足以支撑我们开展项目,我们需要对项目目标做进一步的明确,也就是需求分析。 关于指令集架构(ISA) 设计一个处理器的依据是指令系统规范,也就是ISA的规范,不严谨地来说就是该指令集架构的机器语言的规范,...