timer、counter、float-point CSRs都是标准的非特权CSRs。正如后续章节所述,其它寄存器都用于特权代码。需注意的是,并非所有寄存器都需要被实现。 Table 2.1: RISC-V CSR地址范围分配 Table 2.2: 目前已分配的RISC-V非特权CSR地址 Table 2.3: 目前已分配的RISC-V主管级CSR地址。 目前已分配的RISC-V 监管与VS C...
RISC-V 指令集手册，第 II 卷：特权架构说明书
在RISC-V Wiki的Ratified Extensions页面可以找到,这里列出了已被批准但还没有合并进正式手册的扩展规范。 另外,处在开发中的扩展指令集规范文档也是可以看的,All Specifications Under Development这里列出了所有正在开发中的扩展指令集,和它们的GitHub仓库,一般规范文档可以在仓库中查看,例如zabha spec的仓库:https://g...
RISC-V（读作 risk-five），表示第五代精简指令集，起源于2010年伯克利大学并行计算实验室(Par Lab) 的1位教授和2个研究生的一个项目（该项目也由David Patterson指导），希望选择一款指令集用于科研和教学，该项目在x86、ARM等指令集架构中徘徊，最终决定自己设计一个全新的指令集，RISC-V由此诞生。RISC-V的最...
RISC-V 指令集架构 (ISA instruction set manual) 手册 第一册 无特权的指令集架构 第一章 引言 RISC-V (那个音标不会打)是一个被设计成给研究和教学用的崭新的指令集(ISA,Instruction Set Archiecture),但现在我们(反悔了)希望它能够变成一个可投入生产的免费开源(或译为自由开放)架构。RISC-V 的设计目标...
在复位状态下,PMP寄存器字段A和L被设置为0。根据《RISC-V指令集手册,第二卷:特权架构,版本1.10》,所有其他hart状态未指定。 Some examples follow using NAPOT address mode. 以下是使用 NAPOT 地址模式的一些示例。 PMP Address Registers The PMP has 8 address registers. Each address register pmpaddrX corre...
本章描述了Core-Local Interruptor (CLINT)的操作。U74-MC Core Complex CLINT符合《RISC‑V指令集手册第二卷:特权架构,版本1.10》。 The CLINT has a small footprint and provides software, timer, and external interrupts directly to the hart. The CLINT block also holds memory-mapped control and stat...
RISC-V架构定义IMAFD为通用组合(General Purpose),以字母G表示,因此RV32IMAFDC也可表示为RV32GC。注意:N级别处理器内核是Nuclei的一个处理器内核(Processor Core)级别,这个级别中包含了N200,N300,N600,N900四个系列,每个系列中具体每一款处理器内核(譬如N203,N205等)支持的指令子集组合可能略有差异(譬如N203可以...
RISC-V的特权模式架构的特点 与其它指令集一样，RISC-V为操作系统和其它场景提供了更高的权限模式。除...
第十一章RISC-V未来的可选扩展113 11.1“B”标准扩展:位操作113 11.2“E”标准扩展:嵌入式113 11.3“H”特权态架构扩展:支持管理程序(Hypervisor)113 11.4“J”标准扩展:动态翻译语言113 11.5“L”标准扩展:十进制浮点113 11.6“N”标准扩展:用户态中断113 11.7“P”标准扩展:封装的单指令多数据(Packed-SIMD)指...