先后承担国家重点研发计划课题和中国科学院先导专项课题“RISC-V核心开发组件”各一项、企业合作项目多项, 涉及到的工作内容包括: RISC-V指令集架构支持、程序优化、并行编程模型、异构编译框架、领域专用编程语言及编译系统等。曾与RISC-V...
在他看来，刚兴起的大模型对RISC-V来说是一个非常好的机会，因此达摩院在RISC-V指令集维度上后续会做多核并行计算、多核通信、存储带宽、大模型算法部署等方面的尝试与布局。结合RISC-V的可定制可扩展，CPU+AI架构将衍生出更多的创新可能性。“（对于）RISC-V现在来说，AI肯定是最重要的方向。”孟建熠谈道，R...
当地时间8月27日，在Hot Chips 2024大会第二日活动上，国产第三代“香山”开源高性能RISC-V处理器核“昆明湖”正式亮相。得益于指令精简、可扩展、开源等优势，RISC-V指令集一直被视为x86、Arm之外最有潜力的第三大处理器指令集架构，同时也被视为中国芯片产业自主可控的重要路线。在此背景之下，中国科学院计算技...
Vnetana表示，Veyron V1支持高性能并行Die to Die互连，拥有低延迟和低功耗，高度可扩展等特性。Ventana表示，其I/O总线延迟可以低至7ns，其缓存一致性架构也可提高工作效率，Chiplet设计也使得其更具可组合性。有行业专家表示，RISC-V最有机会发力的领域是AI和机器学习，RISC-V架构将从AI专用芯片切入，逐步扩展至...
5月16日,日本晶圆代工初创企业Rapidus宣布与美国RISC-V架构芯片设计企业Esperanto签署了谅解备忘录,双方将就面向数据中心的人工智能(AI)半导体研发展开合作,共同开发低功耗AI芯片。 资料显示,Esperanto是一家大规模并行、高性能、高能效计算解决方案设计企业,此前曾推出一款采用台积电7nm制程打造的ET-SOC-1的RISC-V架构众...
回溯至2010年，美国加州大学伯克利分校的并行计算实验室（Par Lab）中，一位教授携两名研究生（即下图右侧的三位核心成员），着手筹备一项创新项目，面临的首要任务是选定一种合适的计算机架构。图左，RISC祖师爷大卫·帕特森，图右三位RISC-V发明团队 在深入对比了当时主流的ARM、MIPS、SPARC及X86等指令集后，团队...
算能科技的高博在演讲中指出以 RISC-V 为目标指令，基于并行编程语言、编译优化等技术，就可以实现支持千/万亿参数大模型的新型开源编译软件框架，以此替代CUDA的开源框架。最近英伟达的一系列举动已经表明它在逐渐封闭CUDA，这对于本土那些兼容CUDA的GPU厂商影响较大，从长远来看应当构建独立的本土算力生态，老张我一直...
并行架构允许同时在多个核心上运行工作负载,提高效率。X-Silicon 的创新技术还支持核心执行操作系统,进一步增强了性能。 通过采用近内存计算、统一内存架构等创新硬件配置,该技术可加速计算,减少 GPU 固有延迟。该公司已申请 14 项相关专利,大幅提升运算效率。
回溯至2010年,美国加州大学伯克利分校的并行计算实验室(Par Lab)中,一位教授携两名研究生(即下图右侧的三位核心成员),着手筹备一项创新项目,面临的首要任务是选定一种合适的计算机架构。 图左,RISC祖师爷大卫·帕特森,图右三位RISC-V发明团队 在深入对比了当时主流的ARM、MIPS、SPARC及X86等指令集后,团队发现这些...