error+10171+:+verilog+hdl+syntax+error

2025-01-09 08:30:46

拼音 [ 拼音 ]

...hdl 问题求助Error (10171): Verilog HDL syntax error at led_test...

应该是endmodule的关系，代码没有写错，重新写编译一次就好
Error (10171): Verilog HDL syntax error at ps2_mouse_test.v(88...

verilog是严格区分大小写的所以编译器不认识Endmodule 只需要改成endmodule就OK了啊～
Error (10171): Verilog HDL syntax error at date_8to1.v(21...

aError (10171): Verilog HDL syntax error at date_8to1.v(21) near end of file ; expecting an identifier, or "endmodule", or a parallel statement 错误(10171) : Verilog HDL句法错误在date_8to1.v (21)在文件尾附近; 期望标识符或者“endmodule”或者一个平行的声明 [translate] ...
Error (10171): Verilog HDL syntax error at speaker.v(20) ne...

把最后一句Endmodule 改成endmodule 就可以过了。关键词不能大写的。
Error (10171): Verilog HDL syntax error at date_8to1.v(21) n...

Error (10171): Verilog HDL syntax error at date_8to1.v(21) near end of file ; expecting an identifier, or "endmodule", or a parallel statement问题补充:匿名 2013-05-23 12:21:38 错误(10171):Verilog HDL的语法错误在date_8to1.v(21)文件的末尾附近,期望一个标识符,或“endmodule”,或...
...HDL错误求助 Error (10171): Verilog HDL syntax error at ps2_mous...

Endmodule这里错了啊 verilog是严格区分大小写的所以编译器不认识Endmodule 只需要改成endmodule就OK了啊～