AXI总线接口支持突发传输(burst)模式,可以显著提高数据传输的效率。 在AXI总线接口中,突发传输(burst)是指在一次传输中连续传输多个数据单元的机制。突发传输的长度(burst length)是由起始地址和数据单元大小决定的。假设起始地址为start_address,数据单元大小为data_size,那么突发传输的长度可以通过以下公式计算: burst_...
3. Burst操作只需要提供首地址:每次传输数据,不需要像AHB一样,每次传输都给相应的地址,只需要在第一次传输的时候给出首地址即可。 4. 每个outstanding 由一个burst组成,首地址可以不必连续。outstanding16 + burst16+32B bus 一次最多可读32B x 16 x 6 = 8192 B 数据。这8192B数据需要 8192B / 32B = 256...
是的，特别是读写同时进行的时候，由于AHB的读写command是同一组线，而导致data线上的带宽无法完全使用。AXI的读写通道是分开的，加上outstanding的支持，带宽利用率非常高
在处理器和高性能内存之间使用直接、快速的连接是有好处的,但是使用简单的寄存器将较长的路径隔离到性能不那么关键的外围设备。3.2 基本事务三个示例:突发读示例 重叠突发读 突发写 注意各示例的VALID和READY的握手机制,只有VALID和READY都为高才进行地址和数据的传输。
在分析了各种场景下outstanding，out-of-order，interleaving的好处后，对更复杂的场景，比如soc中多master...
multiple outstanding addresses out-of-order transaction processing 硬件层面,AXI4允许每个AXI master-slave的工作时钟不同。而且AXI4可以通过打拍来改善时序。 AXI4-Lite: 与AXI4比不支持突发。所以少很多接口 AXI4-Stream: 定义传输流数据的单一通道( write data channel )。