Latch up是指在CMOS晶片中,由于寄生的NPN和PNP三极管相互导通使得在电源VDD和地VSS之间产生低阻抗通路,导致VDD和VSS之间产生大电流的一种机制。长时间的大电流将会对芯片产生永久性的损坏。 下面以CMOS中反相器(inverter)为例,详细说明Latch up产生的具体原因(寄生NPN和PNP的导通)。 图1:反相器的切面图及内部寄生三...
闩锁效应(Latch up)是CMOS工艺所特有的寄生效应,严重会导致电路的失效,甚至烧毁芯片。 本文首先介绍Latch up的产生原理,接着讨论电路设计上如何避免Latch up,最后简单介绍Latch up测试时designer需要考虑的问题。 Latch up的原理: Latch up是由NMOS的有源区、P衬底、N阱、PMOS的有源区构成的寄生n-p-n-p结构产生...
首先来看一下latch up时拍到的照片。 放大后的照片红点部分就是发生latch up的位置,latch up可谓芯片杀手,通过循环放大最终将芯片烧毁。我不想告诉大家latch up有多可怕,但有一点是应该知道的这种现象损害了芯片。 在CMOS制程里,这种情况就是由于npn或ppn结构形成的放大电路造成的。 所以要了解latch up现象,就...
在CMOS集成电路中,闩锁效应不容忽视。这篇文章将从0开始给大家介绍闩锁效应(Latch-up),以及有效抑制闩锁效应的方法。 一、背景知识 (1)双极结型晶体管(Bipolar Junction Transistor—BJT) 图1展示了典型的NPN型BJT。我们以此为例展开分析。 BJT工作时多子和少子都参与运行,因此成为双极型晶体管,BJT为三端器件,包括...
Latchup就是闩锁效应,它是CMOS工艺所特有的寄生效应,是指在CMOS电路中,电源VDD和地GND之间由于寄生的NPN和PNP双极性BJT的相互影响而产生一个低阻通路,低阻通路会在电源和地之间形成大电流,可能会使芯片永久性损坏。
闩锁效应(Latch-up)原理及其抑制方法解析 一、闩锁效应:实际上是由于CMOS电路中基极和集电极相互连接的两个BJT管子(下图中,侧面式NPN和垂直式PNP)的回路放大作用形成的,在两个管子的电流放大系数均大于1时,电流在这两个管子构成的回路中不停地被放大,从而导致管子承受的电流过大而烧毁芯片的一种现象。
依据上图可以解释latch up产生的原因和后果: 图(a)展示了PMOS提供一个寄生pnp Q1,NMOS提供一个寄生npn Q2,并且每个bipolar的B端一定接在另外一个C端,同时N-WELL和psub具有一定的寄生电阻分别为R1和R2。 如图(b)所示的等效电路,当X点有电流注入时,Vx上升,然后Ic2增大,从而Y点电压减小,使得|Ic1|的增大(pnp的...
闩锁效应(Latch-up)是CMOS集成电路中的一种寄生效应,它可能导致电路失效甚至烧毁芯片。 闩锁效应的基本原理是在CMOS电路中,由于NMOS的有源区、P衬底、N阱、PMOS的有源区构成的n-p-n-p结构,当其中一个三极管正偏时,就会构成正反馈,形成闩锁。这种反馈会导致电流在两个管子构成的回路中不停地被放大,从而引起芯片...
3. 防止latch up 发生的一些措施 3.1 工艺制造角度 3.2 版图设计角度 3.3 电路设计角度 4. 问题与讨论 1. 基础知识介绍 在讲闩锁效应之前,我们要先了解下PN结和三极管的一些基础知识; 1.1PN结相关知识 PN结正偏: N区的电子(多数载流子)通过扩散运动,向P区注入;反之,P区的空穴(多数载流子)向N区注入; ...