1)修改逻辑设计,这主要包括去除互补逻辑变量和增加冗余项。2)输出端并联电容,这主要利用了电容的充放电特性,对毛刺滤波,对窄脉冲起到平波的作用。3)利用格雷码每次只有一位跳变,消除了竞争冒险产生的条件。4)利用D触发器对毛刺不敏感的特性。在Verilog编程时,需要注意以下几方面,在绝大多数情况下可避免综合后仿真...