当J=0,K=1 时,触发器被置成 0 状态,当 J=1,K=0 时,触发器被置成 1 状态,当 J=1,K=1 时,触发器翻转。由此可以得到触发器的特性表: 四、 实验电路图 图四-1 JKFF 设计 2 位二进制加法计数器 图四-2 占空比可控电路 五、 实验内容和实验结果 1.用触发器设计 2 位二进制加法计数器。 (1)...
实验二 触发器 预习要求: 复习边沿JK触发器及边沿D触发器的工作原理 复习集成触发器74LS112及74LS74的使用方法 设计所要求的实验电路,拟定实验步骤,并列出数据记录表格,完成预习报告 思考题: 1. 用D触发器如何实现JK触发器,画出其逻辑电路图; 2.结合移位寄存器的工作原理,画出用移位寄存器实现4灯流水灯的逻辑...
二、D触发器的应用举例:例一:二分频电路(DFF处于计数状态)例二:用DFF接成2位二进制加法计数器 Q1 Q2 例三:用DFF接成2位二进制减法计数器 三、实验内容介绍 3bit可控延迟电路:设计一个3比特可控延时电路，该电路有一个时钟信号CP，一个串行输入信号F1，一个串行输出信号F2，F1和F2均与时钟信号CP同步，另有2...
10月12日课程:计数器,同步和异步计数器,任意进制计数器 269 -- 1:39:55 App 9月9日课程:二极管,三极管,动态开关,门 859 -- 1:40:01 App 9月30日课程:SR锁存器,电平触发器,D触发器,脉冲触发的触发器,主从SR触发器,主从JK触发器,边沿触发器 124 -- 1:39:55 App 10月28日课程:数制和码制,逻辑...
(2)完成工程创建后,用户可以在QUARTUS软件中开始设计计数器。首先,用户需要在原理图编辑器中绘制计数器的原理图。在原理图编辑器中,用户可以使用软件提供的各种元件库来选择所需的逻辑门、触发器等元件,并将它们连接起来形成计数器的逻辑结构。设计过程中,用户需要确保计数器的输入输出端口符合设计要求。
(1)设计电路原理图 74390是一个双十进制计数器,是频率计的核心元件之一,十进制频率计数器是一个含有时钟使能及进位扩展输出的十进制计数器,为此用74390和其他一些辅助元件来完成。 电路原理图如下图一所示。图中74390连接成两个独立的十进制计数器,待测频率信号clk通过一个与门进入74390的计数器的时钟输入端1CLKA...
1、 HUNAN UNIVERSITY OF TECHNOLOGY EDA实验报告 学院(部): 电气与信息工程学院 专业: 电子信息工程 学生姓名: 刘玉文 班级: 电子信息工程1101 学号: 0430 指导教师姓名: 谭会生 实验 09999的计数器电路的设计 1. 实验目的 (1)进一步熟悉和掌握Quartus II软件的使用。 (2)进一步熟悉和掌握GW48-C或其他EDA实验...
2、设计一个二十四进制计数器,实现译码显示。 利用J-K触发器与非门和74LS160组成二十四进制计数器,再通过各自的译码显示电路分别显示个位数和十位数。其接线电路图如图2-6所示。 J-K触发器可采用74LS112双JK触发器。其管脚排列如附录。与非门可用四重二输入与非门74LS00。 四、实验内容 1、六十进制计数器功能测...
实验二 模可变计数器设计 一、实验目的 1.学习一般的数字电路设计; 2.学习数码管的输出方法; 3.进一步熟悉 Quartes II 集成开发软件的使用以及 PH-1V 型实验装置的使用 二、实验要求 学习多层次设计法,设置一位控制位 M,要求 M=0:模 120 计数;M=1:模 40 计数;计数结果用静态数码管显示。 三实验步骤:...
内容提示: 实验二、 任意进制计数器的设计 EDA 技术实验报告 二、实验目的 1.熟练掌握 Quartus II 软件的使用。 2.熟练掌握在QuartusII平台上用原理图或者Verilog HDL语言进行电路设计的方法。 3.学会用例化语句对 EDA 电路设计中顶层电路进行描述。 三、实验要求 1. 熟悉仿真开发软件 Quartus II 的使用; 2. ...