2.用2片3-8线译码器74LS138构成4-16线译码器,至少需要使用个外加的逻辑门。[北京邮电大学2010研]
百度试题 题目使用两片74LS138组成4-16线译码器时,需要使用两个芯片的控制端扩展得到4-16线译码器的最低位输入代码 相关知识点: 试题来源: 解析 错误
【简答题】RAM 2114芯片(容量为1 K×4位)和3线-8线译码器74HCl38的简化框图如图6.4.3所示,试用这两种类型的芯片组成4 K×8位的存储器系统,写出设计思想,画出逻辑图。 查看完整题目与答案 【单选题】在现行PC机中,常用存储器地址线中的低10位作输入/输出口地址线。设某接口芯片内部有16个端口,该接口...
刷刷题APP(shuashuati.com)是专业的大学生刷题搜题拍题答疑工具,刷刷题提供用两片3—8译码器74LS138构成4—16译码器,最少需要使用___个外加的逻辑门。的答案解析,刷刷题为用户提供专业的考试题库练习。一分钟将考试题Word文档/Excel文档/PDF文档转化为在线题库,制作
TOC \o 1-5 \h \z 实验一 CMOS集成逻辑门的逻辑功能与参数测试 1 实验二 TTL集成逻辑门的逻辑功能与参数测试 5 实验三 组合逻辑电路的设计与测试 13 实验四 触发器及其应用 17 实验五 译码器及其应用 28 实验六计数器及其应用 37 实验七 555时基电路及其应用(选做) 44 附录1集成逻辑门电路新、旧图形...
.就是可以做成全加器 用74LS138设可以构成一位全加器，STb(低电平)和STc（低电平有效）两个接地 STa高电平A0 A1 A2 为输入 R和S是R触发器的两个输入端，R通常称为置0端或复位端，S为置1端。基本RS触发器的逻辑方程为：Qn+1=S+R'Qn约束方程：S+R=1（R与S不能同时为0，至少有一个为1...
将3-8译码器的输出OUT(1、2、4、7)作为一个4输入的或门的输入，或门的输出作为加法器的和；将3-8译码器的输出OUT(3、5、6、7)作为一个4输入的或门的输入。或门的输出作为加法器的进位输出。即完成了加法器的设计。回过头来分析：当加法器的输入分别为：a=1,b=0,ci=1时。对应3-8译码器的...
74LS138是一种3-8线译码器,具有3个地址输入(A0、A1、A2)和8个输出(Y0-Y7)。根据输入地址的不同组合,译码器会将对应的一个输出置为低电平(激活状态),其余输出为高电平(非激活状态)。 2.74LS138译码器的级联连接方法 当需要解码的地址超出了单个74LS138能够处理的范围时,我们可以通过级联连接多个译码器来扩展地...
实验一 常用电子仪器的使用和半导体分立元件性能参数测 试一、常用电子仪器的使用 1.实验目的 通过实验,学会常用电子仪器的操作和使用;初步掌握用示波 器测量交流电压的幅值、频率有关参数的方法。 2. 实验仪器 数字示波器、信号发生器、直流稳压电源、交流毫伏表、数字万用表、实验箱 3.实验原理 电子仪...
使用74LS138译码器和比较器以及可选开关电路设计一个外设端口译码电路,使CPU能寻址四个地址范围:①0280~0287H,②0288~028FH,③0290~0297H,④0298~029FH。请分析并画出电路图。 正确答案 答案解析 略 真诚赞赏,手留余香 小额打赏 169人已赞赏