这个∑-∆测量和混叠场景演示了基于∑-∆的非常常见的电流测量模式,以及它是如何引导设计人员得出“∑-∆ADC不适合电机驱动器”这个结论的。但是,这个示例并没有显示出ADC本身的糟糕性能。相反,因为未能正确设置相电流测量值,所以余下信号链的性能欠佳。 ADC在几兆赫(一般为10MHz至20Hz)下对输入信号采样,在抽取...
第一步是选择用来缓冲传感器输出并驱动ADC输入的放大器。第二步是设计一个低通滤波器以降低输入带宽,从而较大限度地减少带外噪声。 理想的放大器是提供刚刚好的带宽以正确缓冲传感器或变送器产生的信号,而不会增加额外噪声,并且功耗为零,但实际放大器与此相距甚远。在大多数情况下,放大器规格将决定整体系统性能,...
滤波器通过按比例缩放系统时钟来生成ADC的调制器时钟,而ADC则向滤波器返回一个1位数据流。滤波器功能本身包括三阶级联积分器 1/(1 – z–1)(时钟速率与调制器速率相同)和三阶级联微分器 1 – z–1(时钟速率为抽取时钟)。 图1. 传统的三阶sinc滤波器。 sinc滤波器和ADC通过施加...
This ADC architecture allows efficient integration, signal chain reduction, and low power consumption, among other benefits. While CTDS ADCs outperform other classes of ADCs when high dynamic range and power efficiency are the primary requirements, other types of ADCs, such as pipelined...